22-08-2023
Intel MIC (англ. Intel Many Integrated Core Architecture) — архитектура многоядерной процессорной системы, разработанная Intel с использованием наработок архитектур Larrabee, Teraflops Research Chip, Intel Single-chip Cloud Computer.
Прототип процессоров архитектуры MIC (кодовое название Knights Ferry) был выпущен в 2010 году. Коммерческие процессоры с данной архитектурой (кодовое название Knights Corner) планируются к выпуску на 22нм техпроцессе в конце 2012 или начале 2013 года.
В сентябре 2011 года центр Texas Advanced Computing Center (TACC) объявил о планах использовать карты с Knights Corner для создания суперкомпьютера Stampede с производительностью 8-10 петаFLOPS.
Во время конференции International Supercomputing Conference 2012 (Гамбург) Intel объявила о ребрендинге процессоров под названием Xeon Phi.
Содержание |
Микроархитектура Larrabee (разрабатывалась с 2006 года[1]) ввела применение очень широких векторных АЛУ (512-разрядные SIMD) в микропроцессоры с архитектурой x86. Также в ней применялась кольцевая шина для обеспечения когерентности кешей и для связи с контроллером памяти. Каждое ядро Larrabee могло исполнять 4 потока. Также Larrabee имели некоторые блоки, специфичные для видеоускорителей (GPU), в частности, текстурный блок.[2] The project to produce a GPU retail product directly from the Larrabee research project was terminated in May 2010.[3]
В другом исследовательском проекте Intel была реализована архитектура x86 на многоядерном процессоре — Single Chip Cloud Computer (прототипы представлены в 2009 году[4]), предназначенном для облачных вычислений. Одна микросхема имела 48 независимых ядер с индивидуальным управлением частотой и напряжением. Для связи ядер использовалась сеть с ячеистой структурой (mesh). В проекте не поддерживалась когерентность кешей.[5]
Teraflops Research Chip (прототип представлен в 2007 году[6]) — экспериментальный 80-ядерный микропроцессор. Каждое ядро содержало 2 АЛУ для обработки вещественных данных. Размер машинной команды — 96 бит (VLIW). Проект смог достичь 1,01 тераFLOPS на частоте 3,16 ГГц и при потреблении 62 Вт электроэнергии.[7][8]
Прототип Intel MIC — плата расширения Knights Ferry, основанная на процессоре Aubrey Isle. Анонсирован 31 мая 2010 года. Заявлено, что продукт является продолжением работ по проектам Larrabee, Single-chip Cloud Computer и другим исследовательским проектам.[9]
Карта с интерфейсом PCIe имеет 32 ядра, in-order, с частотами до 1,2 ГГц, исполняющих 4 потока на каждом ядре. На карте установлено 2 ГБ памяти GDDR5,[10]. Микропроцессор имеет 8 МБ когерентного кеша L2 (256 кБ на ядро; L1 — 32 кБ на ядро).[11] Максимальная потребляемая мощность около 300 Вт,[10] использует 45 нм техпроцесс.[12] В чипе Aubrey Isle используется кольцевая шина шириной в 1024 разряда (по 512 бит в каждом направлении), соединяющая процессоры и оперативную память.[13] Одна плата имеет производительность более 750 ГигаFLOPS[12] (в прототипе реализована только работа с 32-разрядными плавающими[14], за такт каждое ядро выполняет до 16-ти операций[11]).
Прототипы использовались в CERN, Korea Institute of Science and Technology Information (KISTI) и Leibniz Supercomputing Centre. Среди производителей аппаратного обеспечения для прототипов были названы IBM, SGI, HP, Dell.[15]
Ожидается, что линия продуктов Knights Corner будет выполнена с использованием 22 нм техпроцесса, с применением трехзатворных транзисторов (Intel Tri-gate). Ожидается что микросхема будет содержать более 50 ядер, и что на её базе будут созданы коммерчески доступные продукты.[9][12]
В июне 2011 года SGI объявила о партнерстве с Intel в целях использования продуктов с архитектурой MIC в своих решениях для высокопроизводительных вычислений (HPC).[16] В сентябре 2011 года Texas Advanced Computing Center (TACC) объявил об использовании карт Knights Corner в проектируемом суперкомпьюетере «Stampede» с планируемой производительностью в 8 петаFLOPS.[17] Согласно публикации «Stampede: A Comprehensive Petascale Computing Environment» чипы MIC второго поколения (Knights Landing) будут добавлены в суперкомпьютер позже и увеличат пиковую производительность до 15 петаFLOPS.[18]
15 ноября 2011 года Intel продемонстрировала ранние инженерные образцы процессора Knights Corner.[19][20]
5 июня 2012 года Intel опубликовала исходный код ПО MPSS (Linux, GCC, GDB) и документацию на Knights Corner.[21]
В июне 2012 года Cray анонсировал, что будет использовать 22нм 'Knight’s Corner' (под брендом 'Xeon Phi') в качестве сопроцессоров в высокопроизводительных системах 'Cascade'.[22][23]
На конференции ISC в июне 2012 микропроцессор Knight Corner был переименован в Xeon Phi.[24][25]
Кодовое название процессоров MIC второго поколения.[18]
В основе архитектуры Intel MIC лежит классическая архитектура x86.[12] Для программирования MIC предполагается использовать OpenMP, OpenCL,[26] Intel Cilk Plus, специализированные компиляторы Intel Fortran, Intel C++. Также предоставляются математические библиотеки .[27]
От Larrabee унаследована набор команд x86, 512-битные векторные АЛУ, когерентный L2 кеш, и сверхширокая кольцевая шина для связи ядер и контроллера памяти.
Описание набора команд Intel MIC опубликовано по адресу Intel.
Many Integrated Core.